Minggu, 25 April 2010

Laporan praktikum sistem digital yang ke-7

Rangkaian Aritmatika (ADDER)

Penjumlah atau Adder adalah komponen elektro digital dipakai untuk menjumlahkan dua buah angka dalam sistem bilangan biner. Dalam komputer dan mikroprosesor Adder biasanya berada di bagian ALU (Arithmetic Logic Unit). Sistem bilangan yang dipakai dalam proses penjumlahan, selain bilangan biner, juga 2's complement untuk bilangan negatif, bilangan BCD (binary-coded decimal), dan excess-3. Jika sistem bilangan yang dipakai adalah 2's complement, maka proses operasi penjumlahan dan operasi pengurangan akan sangat mudah dilakukan. Adder biasanya dimulai dari Half-Adder, kemudian Full-Adder. Pada Half-Adder, berdasarkan dua input A dan B, maka output Sum, S dari Adder ini akan dihitung berdasarkan operasi XOR dari A dan B. Selain output S, ada satu output yang lain yang dikenal sebagai C atau Carry, dan C ini dihitung berdasarkan operasi AND dari A dan B. Pada prinsipnya output S menyatakan penjumlahan bilangan pada input A dan B, sedangkan output C menyatakan MSB (most significant bit atau carry bit) dari hasil jumlah itu.

1. Half adder

merupakan rangkaian elektronik yang bekerja melakukan perhitungan penjumlahan dari dua buah bilangan binary, yang masing-masing terdiri dari satu bit. Rangkaian ini memiliki dua input dan dua buah output, salah satu outputnya dipakai sebagai tempat nilai pindahan dan yang lain sebagai hasil dari penjumlahan. Half Adder menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan nilai lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah (Least Significant Bit).

Pada prinsipnya suatu rangkain half adder dapat digambarkan sebagai berikut :

Gambar rangkaian half adder


Rangkaian percobaan

Gambar rangkaian percobaan half adder

Skema rangkaian


Tabel kebenaran


2. Full adder

Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (Sum) dan bit kelebihannya (carry-out). Rangkaian Full-Adder, pada prinsipnya bekerja seperti Half-Adder, tetapi mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya. Jadi jumlah inputnya ada 3: A, B dan Ci, sementara bagian output ada 2: S dan Co. Ci ini dipakai untuk menampung bit Carry dari penjumlahan sebelumnya.

Gambar rangkaian full adder

Rangkaian percobaan

Gambar rangkaian full adder

Skema rangkaian

Tabel Kebenaraan


Soal latihan

1. Tentukan nilai half adder dibawah ini

2. Tentukan nilai full adder dibawah ini




Minggu, 18 April 2010

Laporan praktikum sistem digital yang ke-6

PENCACAH atau COUNTER


Penghitung atau counter adalah rangkaian sirkuit digital atau kadang-kadang berbentuk chip yang bisa dipakai untuk menghitung pulsa atau sinyal digital yang umumnya dihasilkan dari isolator. Penghitung ini bisa menghitung pulsa secara biner murni ataupun secara decimal-terkodekan-secara-biner.

Pada dasarnya sarana input yang satu ini merupakan seperangkat pencacah biner (binary counter) yang terhubung langsung ke saluran-data mikrokontroler, sehingga mikrokontroler bisa membaca kedudukan pancacah, bila diperlukan mikrokontroler dapat pula merubah kedudukan pencacah tersebut.
Seperti layaknya pencacah biner, bilamana sinyal denyut (clock) yang diumpankan sudah melebihi kapasitas pencacah, maka pada bagian akhir untaian pencacah akan timbul sinyal limpahan, sinyal ini merupakan suatu hal yang penting sekali dalam pemakaian pencacah. Terjadinya limpahan pencacah ini dicatat dalam sebuah flip-flop tersendiri.

Counter pada umumnya menggunakan IC TTL tipe SN 7454 atau SN 7474. Dalam percobaan ini yang digunakan counter dengan tipe SN 7490.


Gambar IC 7490


Rangkaian percobaan



Gambar rangkaian percobaan pencacah biner


Skema rangkaian


Tabel kebenaran


Konsep dasar dari sebuah counter yang mana output Q dari sebuah flip-flop dihubungkan kepada salah satu input J dan K pada flip-flop yang lain. Sebelum mulai mencacah, maka semua flip-flop harus di RESET dahulu. Semua Q=0, semua input J dan K juga menjadi=0, kecuali flip-flop berlogik 1. pada saat mulai mencacah semua input J dan K harus bernilai = 1.


Minggu, 11 April 2010

Laporan praktikum sistem digital yang ke-5

FLIP-FLOP

FLIP-FLOP adalah unsur memori yang menyimpan digit memori dalam bentuk voltase rendah atau tinggi.Flip-flop merupakan rangkaian yang terdiri dari dua elemen aktif yang kerjanya saling bergantian. Flip-flop ini tidak mempunyai tabel kebenaran yang pasti. Flip-flop bersifat bistable (dua kondisi yang stabil 0 atau 1).kondisi ini tidak akan berubah jika tidak ada input yang masuk.

Fungsinya : - menyimpan bilangan biner

- mencacah pulsa

- menyerempakkan rangkaian aritmatika

Jenis-jenis flipflop diantaranya :

1. RS flip-flop

2. JK flip-flop

3. D flip-flop

4. Master-Slave flip-flop


1. RS Flip-flop

RS Flip-flop yaitu rangkaian flip-flop yang mempunyai 2 jalan keluar Q dan Q’. Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RS flip-flop adalah flip-flop dasar yang memiliki 2 masukan yaitu R (reset) dan S (set). Bila S diberi logika 1 dan R diberi logika 0,maka output Q akan berada pada logika 0 dan Q’ pada logika 1. bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q’ pada logika 0.

Gambar lambang RS flipflop


RS flip-flop merupakan dasar untuk menyusun berbagai jenis flip-flop yang lainnya. flip-flop RS dapat disusun dari dua gerbang NAND atau dua gerbang NOR


Gambar RS flip-flop dari gerbang NAND


Skema rangkaian gambar diatas


Tabel kebenaran RS flip-flop


Gambar Rs flip-flop dari gerbang NOR


Skema rangkaian gambar diatas


Tabel kebenaran RS flip-flop


Penjelasan gambar diatas bahwa kita dapat membuat keluaran Q=1 dengan mengeset flip-flop dan membuat keluaran Q=0 dengan mereset flip-flop dari kondisi stabil. Pada rangkaian flip-flop terdapat gerbang NAND, mengeset dapat dilakukan dengan memberi nilai S=0 dan mereset dapat dilakukan dengan memberi nilai R=0, pada rangkaian gerbang NOR mengeset dapat dilakukan dengan memberi nilai S=1 dan mereset dapat dilakukan dengan memberi nilai R=1.


RS Flipflop dengan clock

Flip-flop ini merupakan pengembangan dari RS flip-flop dengan menambahkan dua gerbang NAND pada RS flip-flop gerbang NAND dan gerbang AND pada RS flip-flop gerbang NOR.hal tersebut bertujuan untuk masukan pemicu disebut dengan sinyal clock untuk mengubah nilai yang ada.


Gambar lambang RS flip-flop dengan clock


Gambar rangkaian RS flipflop dengan clock pada gerbang NAND


Skema Rangkaian gambar diatas


Tabel kebenaran RS flipflop dengan clock pada gerbang NAND


Gambar rangkaian RS flipflop dengan clock pada gerbang NOR


Skema rangkaian gambar diatas


Tabel kebenaran RS flipflop dengan clock pada gerbang NOR


Dilihat dari hasil table kebenarannya terlihat bahwa untuk sinyal clock yang tinggi, flip-flop ini bekerja seperti RS flip-flop, untuk sinyal clock yang rendah, keluaran Q tidak tergantung kepeda input R dan S, tetapi tetap mempertahankan keadaan akhir sampai datang sinyal clock yang berikutnya.


2. JK Flip-flop

JK flip-flop adalah modifikasi dari RS flip-flop. Sebuah JK flip-flop dibentuk dari RS flip-flop dengan tambahan gerbang AND pada sisi input RSnya. Ketika kita sampai pada rangkaian yang mencacah maka JK flip-flop adalah unsure memori yang ideal untuk digunakan.

Lambang a,Lambang b,Lambang c


Gambar a lambang JK flip-flop dari rancangan apapun,J dan K rendah tidak menghasilkan apa-apa. Gambar b lambang baku untuk JK flip-flop dengan fungsi tambahan ini.perhatikan bahwa ia bersulut tepi positif serta memerlukan set untuk preset dan clr untuk clear.Gambar c merupakan JK flip-flop lainya yang terdapat secara komersial, flip-flop ini bersulut tepi negative.ia memerlukan set rendah untuk preset dan clr rendah untuk clear.


Gambar contoh rangkaian JK flip-flop


Gambar diatas menunjukan satu cara untuk membuat JK flip-flop.J dan K adalah masukan kendali karena mereka menentukan apa yang dilakukan flip-flop ketika tepi kunci waktu positif tiba.karena gerbang AND itulah rangkaian itu bersulut tepi positif.


Tabel kebenaran JK flip-flop


Ketika J dan K rendah kedua gerbang AND menjadi disabel. Karena itu, pulsa kunci waktu tidak mengakibatkan apa-apa. Ketika J dan K keduanya 0, maka Q mempertahankan nilai akhirnya.

Ketika J rendah dan K tinggi gerbang diatas menjadi disabel sehingga tidak ada jalan untuk menset flip-flop. Satu-satunya kemungkinan adalah mereset. Ketika Q tinggi, tepi kunci-waktu positif berikutnya tiba,lalu gerbang bawah meneruskan sulutan riset. Ini memaksa Q untuk menjadi rendah. Karena itu, J=0 dan K=1 menunjukan baha tepi kunci waktu positif berikutnya mereset flip-flop(terkecuali Q memang sudah rendah).

Ketika J tinggi dan K rendah, maka gerbang bawah menjadi disabel, sehingga tidak mungkin untuk mereset flip-flop. Namun dapat menset flip-flop.ketika Q rendah maka Q’ tinggi, karena itu pada tepi kunci-waktu positif berikutnya.ini menggerakkan Q ke status tinggi.J=1 dan K=0 menyebabkan tepi kunci waktu positif berikutnya menset flip-flop.(kecuali Q memang sudah tinggi).

Ketika J dan K tinggi,maka flip-flop dapat diset atau direset, jika Q tinggi maka tepi kunci waktu berikutnya, gerbang bawah meneruskan sulutan reset. Ketika Q rendah tepi kunci waktu positif berikutnya, gerbang atas meneruskan sulutan. Karena itu J=1 dan K=1 menyebabkan flip-flop togel(mensakelar ke status lawannya) pada tepi kunci waktu positif berikutnya.


3. D Flipflop

D flip-flop adalah rangkaian yang hanya memerlukan satu masukan data dan dua keluaran.


Gambar lambang D flip-flop


Ingatlah selama clock rendah, flip-flop tergrendel pada keadaan terakhirnya.ketika clock tinggi, flip-flop menset atau mereset, tergantung pada nilai D.


Gambar D flip-flop


Gambar diatas adalah cara membuat D flip-flop.data D menggerakkan masukan S serta pelengkap D menggerakan masukan R. karena itu, D’ tinggi menset flipflop.serta D rendah meresetnya. Ia akan mereset atau menset, D menjadi tinggi atau rendah.flip-flop seperti ini tidak pernah digunakan orang.


Gambar D flipflop dngn clock


Clock rendah membuat gerbang AND disabel sehingga mencegah flip-flop untuk berubah keadaan. Dengan kata lain, waktu clock rendah flip-flop tergrendel pada keadaan terakhirnya.

Ketika clock tinggi, nilai D menjadi penting, D tinggi menset flip-flop.sedangkan D rendah meresetnya.


Tabel kebenaran D flip-flop


Meringkas operasi tsb. X menyatakan 0 atau 1 sehingga, selama clock rendah, nilai D adalah tidak penting, karena flip-flop tetap tergrendel. Ketika clock tinggi maka Q=D.


4. Master slave


Gambar rangkaian Master Slave JK Flip-flop


Sebuah Master Slave JK Flip-flop dibentuk dari 2 buah RS flipflop, dimana operasi dari kedua RS flip-flop dilakukan secara bergantian dengan memberikan input yang berlawanan pada kedua RS flip-flop. Prinsip dasarnya jika clock diberi input 1 gerbang AND 1 dan 2 akan aktif, Master akan menerima data yang dimasukan melalui input J dan K sementara gerbang AND 3 dan 4 tidak aktif, hasil outputnya=0, sehingga Slave tidak ada respon(kondisi tidak berubah). Dan jika clock diberi output 0, gerbang 3 dan 4 aktif, Slave akan mengeluarkan output di Q dan Q’, master tidak merespon input, karena gerbang AND 1 dan 2 tidak aktif.