Minggu, 02 Mei 2010

Laporan sistem digital yang ke - 8

RANGKAIAN ARITMATIKA (SUBTRACTOR)

Seperti halnya ADDER, Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.

1. HALF SUBTRACTOR

Half Subtractor mengurangkan dua buah bit input, dan menghasilkan nilai hasil pengurangan (Remain) dan nilai yang dipinjam (Borrow-out). Half Subtractor diletakkan sebagai pengurang dari bit-bit terendah (Least Significant Bit). Half subtractor memiliki 2 terminal input untuk 2 variabel bilangan biner dan 2 terminal output, yaitu SUM dan BORROW.

Borrow output akan berada pada keadaan logika 1 apabila bilangan pengurangannya lebih besar nilainya daripada bilangan yang dikuranginya.

Persamaan logika dari rangkaian half subtractor
SUM = A.B' + A'.B
BORROW = A.B

Rangkaian percobaan

Menggunakan IC TIL gerbang EX-OR (7486), NOT (7404), AND (7408)


Gambar rangkaian percobaan half subtractor


Skema rangkaian rangkaian diatas


Tabel kebenaran rangkaian diatas



2. FULL SUBTRACTOR

Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan (Remain) dan bit pinjamannya (borrow-out).

Persamaan logika untuk output-output rangkaian full subtractor
SUM = A.B'.C'+A'.B'.C+A'.B.C'+A.B.C
BORROW = A'.B'.C+A'.B.C'+A'.B.C+A.B.C

Keterangan : A = data input(bilangan yang akan dikurangi)
B = data input(bilangan pengurangannya)
C = BORROW input

Keadaan borrow output pada suatu tingkat atau kolom akan berada pada keadaan logika 1 apabila bilangan pengurang pada kolom tersebut nilainya lebih besar daripada bilangan yang akan dikurangi. Berbeda dengan sistem bilangan desimal dimana nilai 1 angka yang diambil dari suatu kolom(borrow) adalah 10, nah pada bilangan biner nilainya bukan 10 melainkan 2.

Rangkaian percobaan

Menggunakan IC TIL gerbang NOT (7404), AND (7408), OR (7432)


Gambar rangkaian percobaan half subtractor


Skema rangkaian rangkaian diatas


Tabel kebenaran rangkaian diatas